OpenSRAM结构

1、存储单元阵列：

• 尽量保持方阵；
• 两边多加了三列：dummy左列、replica列、(方阵)、dummy右列
• 上下多加三行：dummy底行、方阵、replica行，dummy顶行
  2、译码阵列：
• 两级译码
• 字线写驱动
  3、输入输出port：
• 列选择单元
• 灵敏放大输出
• 写驱动输入
  4、控制信号产生器
• 带有反相器链的信号生成

下图是8bit，256个地址的SRAM顶层模块图

sram_8_256_scn4m_subm说明.jpg