在Cortex-M4和Cortex-M3里,对于GPIO的配置模式有8种:
(1)模拟输入:GPIO_Mode_AIN
(2)输入浮空:GPIO_Mode_IN_FLOATING
(3)输入下拉:GPIO_Mode_IPD
(4)输入上拉:GPIO_Mode_IPU
(5)开漏输出:GPIO_Mode_Out_OD
(6)推挽输出:GPIO_Mode_Out_PP
(7)复用开漏输出:GPIO_Mode_AF_OD
(8)复用推挽输出:GPIO_Mode_AF_PP
![](https://img.haomeiwen.com/i12092998/c42ffaf8dfb4d5c5.png)
最常用的是推挽输出、开漏输出、上拉输入这三种。
(1)推挽输出
推挽电路可以输出高,低电平,连接数字器件。他是由是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时,两只对称的功率开关管每次只有一个导通,所以导通损耗小、效率高。输出既可以向负载灌电流,也可以从负载抽取电流。推拉式输出级既提高电路的负载能力,又提高开关速度。
详细讲解:
![](https://img.haomeiwen.com/i12092998/72c88750fdaf0cc3.png)
如图所示,推挽放大器的输出级有两个“臂”(两组放大元件),一个“臂”的电流增加时,另一个“臂”的电流则减小,二者的状态轮流转换。对负载而言,好像是一个“臂”在推,一个“臂”在拉,共同完成电流输出任务。当输出高电平时,也就是下级负载门输入高电平时,输出端的电流将是下级门从本级电源经VT3拉出。这样一来,输出高低电平时,VT3一路和VT5一路将交替工作,从而减低了功耗,提高了每个管的承受能力。又由于不论走哪一路,管子导通电阻都很小,使RC常数很小,转变速度很快。因此,推拉式输出级既提高电路的负载能力,又提高开关速度。
简易图:
![](https://img.haomeiwen.com/i12092998/ceafab8eb1cb51f5.png)
图中比较器输出高电平时下面的PNP三极管截止,而上面NPN三极管导通,输出电平VS+;当比较器输出低电平时则恰恰相反,PNP三极管导通,输出和地相连,为低电平。
(2)开漏输出
![](https://img.haomeiwen.com/i12092998/aa07cd80cc0e3a10.png)
图中开漏输出简易图,需要接上拉。
开漏输出的输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).
开漏形式的电路有以下几个特点:
1.利用外部电路的驱动能力,减少IC内部的驱动。当IC内部MOSFET导通时,驱动电流是从外部的VCC流经R pull-up ,MOSFET到GND。IC内部仅需很下的栅极驱动电流。
2.一般来说,开漏是用来连接不同电平的器件,匹配电平用的,因为开漏引脚不连接外部的上拉电阻时,只能输出低电平,如果需要同时具备输出高电平的功能,则需要接上拉电阻,很好的一个优点是通过改变上拉电源的电压,便可以改变传输电平。比如加上上拉电阻就可以提供TTL/CMOS电平输出等。(上拉电阻的阻值决定了逻辑电平转换的沿的速度。阻值越大,速度越低功耗越小,所以负载电阻的选择要兼顾功耗和速度。)
3.OPEN-DRAIN提供了灵活的输出方式,但是也有其弱点,就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小,但功耗大;反之延时大功耗小。所以如果对延时有要求,则建议用下降沿输出。
4.可以将多个开漏输出的Pin,连接到一条线上。通过一只上拉电阻,在不增加任何器件的情况下,形成“与逻辑”关系。这也是I2C,SMBus等总线判断总线占用状态的原理。补充:什么是“线与”?:
在一个结点(线)上,连接一个上拉电阻到电源VCC或VDD和n个NPN或NMOS晶体管的集电极C或漏极D,这些晶体管的发射极E或源极S都接到地线上,只要有一个晶体管饱和,这个结点(线)就被拉到地线电平上.因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS),晶体管就会饱和,所以这些基极或栅极对这个结点(线)的关系是或非NOR逻辑.如果这个结点后面加一个反相器,就是或OR逻辑.
其实可以简单的理解为:在所有引脚连在一起时,外接一上拉电阻,如果有一个引脚输出为逻辑0,相当于接地,与之并联的回路“相当于被一根导线短路”,所以外电路逻辑电平便为0,只有都为高电平时,与的结果才为逻辑1。
(3)浮空输入
![](https://img.haomeiwen.com/i12092998/f25a3299761ab6c7.png)
在这张图上,虚线框部分处于不工作状态,尤其是下半部分的输出电路,实际上是与端口处于隔离状态。
黄色的高亮部分显示了数据传输通道,外部的电平信号通过左边编号1的I/O端口进入STM32,经过编号2的施密特触发器的整形送入编号3的“输入数据寄存器”,在“输入数据寄存器”的另一端(编号4),CPU可以随时读出I/O端口的电平状态。
(4)模拟输入
![](https://img.haomeiwen.com/i12092998/0cb1e6f49b1835e8.png)
信号从右边编号1的端口进入,从左边编号2的一端直接进入ADC模块。所有的上拉、下拉电阻和施密特触发器,均处于断开状态,因此“输入数据寄存器”将不能反映端口上的电平状态,也就是说,模拟输入配置下,CPU不能在“输入数据寄存器”上读到有效的数据。
(5)下拉输入
![](https://img.haomeiwen.com/i12092998/ca502623e0e1bab4.png)
输入下拉模式:数据通道的下部,介入了一个下拉电阻,根据STM32的数据手册,这个下拉电阻阻值也是介于30k~50k欧姆。
(6)上拉输入
![](https://img.haomeiwen.com/i12092998/424cb74c96140472.png)
与前面的浮空输入模式相比,仅仅是在数据通道上不,接入了一个上拉电阻,根据STM32的数据手册,这个上拉电阻阻值介于30k~50k欧姆。同样,CPU可以随时在“输入数据寄存器”的另一端,读出I/O端口的电平状态。
(7)复用开漏输出
可以理解为GPIO口被用作第二功能时的配置情况(即并非作为通用IO口使用)
(7)复用推挽输出
可以理解为GPIO口被用作第二功能时的配置情况(即并非作为通用IO口使用)
参考链接:
http://www.openedv.com/posts/list/32730.htm
网友评论