MakeFile

edit : main.o kbd.o command.o display.o insert.o search.o files.o utils.o 
cc -o edit main.o kbd.o command.o display.o  insert.o search.o files.o utils.o 
 
main.o : main.c defs.h 
cc -c main.c 
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean:
rm edit main.o kbd.o command.o display.o \
insert.o search.o fules.o utils.o

反斜杠（\）是换行符。

改进1： 一些文件多处同时使用时，使用变量形式表示

objects = main.o kbd.o command.o display.o insert.o search.o files.o utils.o  
edit : $(objects)
cc -o edit $(objects) 
main.o : main.c defs.h 
cc -c main.c 
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean:
rm edit $(objects)

只要有新的.o加入，我们只需要简单地修改一下objects变量就行了。

改进2：让makefile自动推倒

objects = main.o kbd.o command.o display.o insert.o search.o files.o utils.o 
 
edit : $(objects) 
cc -o edit $(objects) 
 
main.o : defs.h   
kbd.o : defs.h command.h 
command.o : defs.h command.h 
display.o :  : defs.h buffer.h 
insert.o : defs.h buffer.h 
search.o : defs.h buffer.h 
files.o : defs.h buffer.h command.h 
utils.o : defs.h 
 
.PHONY : clean 
clean : 
-rm edit $(objects) 

.PHONY意思表示clean是一个伪目标。而在rm 命令前面加一个"-"的意思是，也许某些文件出现问题，但不要管，继续做后面的事。当然，clean的规则不要放在文件的开头，不然，这就会变成clean的默认目标。

第1部分 Makefile总述

Makefile里主要包含了五个东西：显示规则、隐晦规则、变量定义、文件指示和注释。

• 显示规则
  显示规则说明了如何生成一个或者多个目标文件。这是由Malefile的书写者明显指出，要生成的文件，文件的依赖关系，生成的命令。

• 隐晦规则
  由于我们的make有自动推导的功能，所以隐晦的规则可以让我们比较粗糙地简略地书写Makefile。

• 变量的定义
  在Makefile中我们需要定义一系列的变量，变量一般都是字符串，这个有点像c语言里面的宏定义，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。

• 文件指示
  包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像c语言里面的include一样；另一个是根据某些情况指定Makefile中的有效部分，就像c语言中的#if一样；还有就是定义一个多行的命令。

• 注释
  Makefile中只有行注释，注释使用“#”。

make的工作方式

GUN的make工作时的执行步骤如下：

1. 读入所有的Makefile；
2. 读入被include的其他Makefile；
3. 初始化文件中的变量。
4. 推导隐晦规则，并分析所有规则；
5. 为所有的目标文件创建依赖关系链
6. 根据依赖关系，决定哪些目标要重新生成
7. 执行生成命令

1-5为第一个阶段，6-7为第二个阶段。
第一个阶段中，如果定义的变量被使用，那么make会把其展开在使用的位置。但make并不会完全马上展开，make使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖决定要使用时，变量才会在内部展开。

第2部分 书写规则

规则包含两部分：依赖关系，生成目标的方法

在规则中使用通配符

make支持3个通配符：“*”、“?”、“[...]”。

print : *.c
lpr -p $?
touch print

和

objects := $(wildcard *.o) 

文件搜索

在一些大的工程中，有大量的源文件，我们通常的做法是把许多的源文件分类，并存放在不同的目录中。所以，当make需要去找寻文件的依赖关系时，你可以在文件前加上路径，但最好的方法是把一个路径告诉make，让make自己去找。

VPATH = src:../headers
上面的定义指定两个目录，“src”和“../headers”，make会按照这个顺序进行搜索。目录由“冒号”分割。

还有“vpath”关键字，有三种用法：

• vpath <pattern><directories>
  为符合模式的文件指定搜索目录
  vpath %.h ../headers
• vpath <pattern>
  清除符合模式的文件的搜索目录
• vpath
  清除所有已被设置好了的文件搜索目录

伪目标

正像我们前面例子中的“clean”一样，既然我们生成了许多编译文件，我们也应该提供一个清除他们的“目标”以备完整地重新编译。

因为我们并不生成“clean”这个文件，“伪目标”并不是一个文件，而是一个标签。

多目标

Makefile的规则中目标可以不止一个，其支持多目标，有可能我们的多个目标同时依赖于一个文件，并且其生成的命令大体类似。于是我们就能把其合并起来。

bigoutput littleoutput : text.g
generate text.g -$(subst output,,$@) > $@
上述规则等价于： 
bigoutput : text.g 
generate text.g -big > bigoutput 
littleoutput : text.g 
generate text.g -little > littleoutput 

其中，-$(subst output,,$@)中的“$”表示执行一个 Makefile 的函数，函数名为 subst，后面的为参数。关于函数，将在后面讲述。这里的这个函数是截取字符串的意思，“$@”表示目标的集合，就像一个数组，“$@”依次取出目标，并执于命令。

静态模式

<targets ...>: <target-pattern>: <prereq-patterns ...> 
<commands> 

• targets 定义了一系列的目标文件，可以有通配符。是目标的一个集合。
• target-parrtern 是指明了 targets 的模式，也就是的目标集模式。
• prereq-parrterns 是目标的依赖模式，它对 target-parrtern 形成的模式再进行一次依赖
  目标的定义。

objects = foo.o bar.o 
all: $(objects) 
$(objects): %.o: %.c 
$(CC) -c $(CFLAGS) $< -o $@ 

上面的例子中，指明了我们的目标从$object 中获取，“%.o”表明要所有以“.o”结尾的目标，也就是“foo.o bar.o”，也就是变量$object 集合的模式，而依赖模式“%.c”则取模式“%.o”的“%”，也就是“foo bar”，并为其加下“.c”的后缀，于是，我们的依赖目标就是“foo.c bar.c”。而命令中的“$<”和“$@”则是自动化变量，“$<”表示所有的依赖目标集（也就是“foo.c bar.c”），“$@”表示目标集（也就是“foo.o bar.o”）。
于是，上面的规则展开后等价于下面的规则：

foo.o : foo.c 
$(CC) -c $(CFLAGS) foo.c -o foo.o 
bar.o : bar.c 
$(CC) -c $(CFLAGS) bar.c -o bar.o 

再看一个例子

files = foo.elc bar.o lose.o 
 
$(filter %.o,$(files)): %.o: %.c 
$(CC) -c $(CFLAGS) $< -o $@ 
$(filter %.elc,$(files)): %.elc: %.el 
emacs -f batch-byte-compile $<

$(filter %.o,$(files))表示调用 Makefile 的 filter 函数，过滤“$filter”集，只要其
中模式为“%.o”的内容。

自动生成依赖性

在Makefile中，我们的以来关系可能会需要包含一系列的头文件，比如，如果我们的main.c中有一句#include "defs.h" ，那么我们的依赖关系就是：
main.o : main.c defs.h

但是，如果是一个比较大型的工程，你必须清楚哪些c文件包含了哪些头文件，并且，你在加入或者删除头文件时，也需要小心地修改Makefile文件。为了避免这种繁重而又容易出错的事情，我们可以使用编译器的一个功能。大多数的编译器都支持一个“-M”的选项，即自动找寻源文件中包含的头文件，并生成一个依赖关系。
cc -M main.c
其输出就是：
main.o : main.c defs.h

那么，编译器的这个功能如何与我们的 Makefile 联系在一起呢。因为这样一来，我们的 Makefile 也要根据这些源文件重新生成，让 Makefile 自已依赖于源文件？这个功能并不现实，不过我们可以有其它手段来迂回地实现这一功能。GNU 组织建议把编译器为每一个源文件的自动生成的依赖关系放到一个文件中，为每一个“name.c”的文件都生成一个
“name.d”的 Makefile 文件，[.d]文件中就存放对应[.c]文件的依赖关系。于是，我们可以写出[.c]文件和[.d]文件的依赖关系，并让 make 自动更新或自成[.d]文件，并把其包含在我们的主 Makefile 中，这样，我们就可以自动化地生成每个文件的依赖关系了。
这里，我们给出了一个模式规则来产生[.d]文件：

%.d: %.c 
@set -e; rm -f $@; \ 
$(CC) -M $(CPPFLAGS) $< > $@.$$$$; \ 
sed 's,\($*\)\.o[ :]*,\1.o $@ : ,g' < $@.$$$$ > $@; \ 
rm -f $@.$$$$ 

https://blog.csdn.net/qq1452008/article/details/50855810