海明码

15 位海明码  4个检验位  之间的关系  第一位是1不是0

计算机组成原理 计算机组成原理

存储系统要点

随机存储器(ram)

只读存储器

串行访问存储器:顺序存取存储器(磁带)和直接存取存储器（磁盘）

存取时间：从启动到完成一次操作所经历的时间

存取周期  完成一次完整的读写所需全部时间，也是连续两次独立访问存储器操作之间所需的最小时间间隔

存储器层次化结构

计算机组成原理

CPU可以直接访问cache 和主存

计算机组成原理

半导体随机存储器

SRAM 静态  信息被读出后仍然保持原状态，掉电丢失信息，高速缓存，速度快，功耗大，不用刷新

DRAM 动态  速度慢  每隔一段时间刷新  信息自动消失  掉电信息消失  大容量主存系统  用户程序区可用RAM芯片

DRAM 刷新  集中刷新  分散刷新（每一行的刷新在不同的时间间隔）  异步刷新

只读存储器

ROM 特点  不易丢失  可靠性高  固态硬盘  prom  eprom  闪存（固态硬盘用的闪存芯片） 系统程序地址区选用 ROM芯片

硬件读速度比写的速度快

地址线和数据线

32k × 16位  地址线15根  数据线16根

主存与CPU的连接

主存通过数据总线  地址总线  控制总线与CPU相连

地址总线的位数决定可寻址的最大内存空间

数据总线的位数与工作频率乘积正比于数据传输速率

控制总线决定总线的周期类型和本次输入输出操作的完成时刻

多模块存储器

提高访问速度

单体多字存储器  一次并行读出M个字，地址必须顺序的排列在同一单元，指令和数据必须连续存放

多体并行存储器  每个模块都有相同的容量和存取速度

高位交叉编址  高位地址为体号，低位为体内地址

低位交叉编址（交叉存储器）  低位地址为体号，可以在不改变每个模块的存取周期情况下，采用流水线并行读取数据  模块式  并行

以下是计算芯片数和读取m个字所需时间

计算机组成原理

高速缓冲存储器

存储系统  cache 主存  主存  辅存

程序访问的局部性原理包括时间局部性和空间局部性  高速缓存  cache

cache读

CPU发送请求  若访问地址在cache中命中，将此地址转变为cache地址，直接对cache操作  若不中，访问主存，并将此字所在块一次性从主存调入，如果cache满了，用算法替换

cache写

若命中有可能遇见cache与主存不一致的内容，按照一定的策略写入

命中率  H = NC/（NC+ NM）

NC  命中次数  NM 访问主存的次数，没有命中的次数

cache-主存  平均访问时间 

Ta = H* Tc+（1-H）* Tm

Tc 命中cache访问时间  Tm命中主存访问时间

cache和主存映射关系

直接映射

  主存数据块只能装入cache中的唯一位置，若这个位置已有内容则无条件替换

计算机组成原理

实现简单不够灵活  冲突率高

全相联映射

允许主存中每一个字块映射到cache中

地址变化慢，实现成本高

组相联映射

cache分成组，主存一个数据块可以装入一组内的任何一个位置

j=i mod Q

j是组号  i是主存的块号  Q是cache组数

主存地址字段和相关问题的计算方法

计算机组成原理

字块内地址:需要把没一块的每一个字覆盖到需要多少位

不同的主存地址格式

cache行的存储容量示意

有效位    标记位

1  bit      同主存

cache替换算法

随机算法  先进先出算法fifo  近期最少用算法lru  最不经常使用算法lfu

cache写策略

命中时

全写法  把数据同时写入cache和主存

写回法  先写入cache  当该块被换出时写入主存

不命中

写分配法  加载主存中块到cache，更新cache

非写分配  只写入内存

非写分配与全写合用，写分配法与写回法

辅助存储器

硬磁盘存储器结构

磁盘驱动器  磁盘控制器  盘片三个部分

磁盘驱动器  主轴系统和定位驱动系统

磁盘控制器  电路板  接收主机发来的命令，将它转换成磁盘驱动器的控制命令  与主机系统总线打交道 SCSI接口

rpm磁盘转速  硬盘的平均每转一周时间为盘片旋转一周所需的时间的一半

平均寻址时间为转一周评论时间+平均定位时间

指令寻址

计算机组成原理