【作者】:0105_张鑫宇；0116_马晓英；
3.2.1使用元件简介
图3.1
74LS74 边沿D触发器，每个器件中包含两个相同的、相互独立的边沿D触发电路模块
图3.2
74LS04.DM 非门，控制LOAD端电平的高低
图3.3
74LS08 与门
图3.4
LOGICSTATE 调试工具
图3.5
74LS32 或门
图3.6
DCLOCK 时钟脉冲
3.2.2仿真电路图
3.2.3 仿真电路结果分析
在X0输送数据后，如LOAD端为低电位，则右边的与门被阻塞，X0过不去，而原来已存在此位中的数据由Q0送至左边的与门。此与门与另一端输入从非门引来的与L端反向的电平，即高电位。所以Q0的数据可以通过左边的与门再经或门而送达D0端。这就形成自锁，既存的数据能够可靠地存在其中而不会丢失。
如果L端为高电位，则左边与门被阻塞而右边与门可让X0通过，这样Q0的既存数据不再受到自锁，而X0可以到达D0端。只要CLK的正前沿一到达，X0及被送达Q0，这时就叫做装入（LOAD）。一旦装入以后，L端又降至低电平，则利用左边的与门，X0就能自锁而稳定的存在Q0中。
总之，高电平时使数据装入，低电平时数据自锁其中。
网友评论