美文网首页
亚稳态解决办法

亚稳态解决办法

作者: Michael_Johnson | 来源:发表于2017-07-10 21:01 被阅读52次
一位同步器

(1)图12中的同步电路其实叫"一位同步器",它只能用来对一位异步信号进行同步,而且这个信号的宽度必须大于本级时钟的脉冲宽度,否则有可能根本采不到这个异步信号。

(2)为什么图一中的同步电路只能用来对一位异步信号进行同步呢? (a)当有两个或更多的异步信号(控制或地址)同时进入本时域来控制本时域的电路时,如果这些信号分别都用图12中的同步电路来同步就会出现问题,由于连线延迟或其他延迟使两个或更多的异步信号(控制或地址)之间产生了skew,那么这个skew经过图12的同步器同步进入本时域后,会产生很大的skew 或产生竞争,导致本时域电路出错

多位时产生时间差

跨时钟域时可以采用的方法:

1  如果时钟间存在着固定的频率倍数,这种情况下它们的相位一般具有固定关系,可以采用下 述方法处理:

1)使用高频时钟作为工作时钟,使用低频时钟作为使能信号,当功耗不作为首要因素时建议使用这种方式。

2)在仔细分析时序的基础上描述两个时钟转换处的电路。

2    如果电路中存在两个不同频率的时钟,并且频率无关,可以采用如下策略:

1)利用高频时钟采样两个时钟,在电路中使用高频时钟作为电路的工作时钟,经采后的低频时钟作为使能。

2)在时钟同步单元中采用两次同步法

3)使用握手信号

4)使用双时钟FIFO 进行数据缓冲

在构件由两个不同系统时钟控制工作的模块之间的同步模块时,应该遵守下面原则:两个采用不同时钟工作的寄存器之间不应该再出现逻辑电路,而应该仅仅是一种连接关系,这种方法有利于控制建立保持时间的满足。

相关文章

  • 亚稳态解决办法

    (1)图12中的同步电路其实叫"一位同步器",它只能用来对一位异步信号进行同步,而且这个信号的宽度必须大于本级时钟...

  • 跨时钟域设计

    1. 基本概念 什么是亚稳态亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时,...

  • 数字IC笔试

    1.什么是亚稳态吗,怎么解决 亚稳态:时钟有效沿到来时,被采的数据处于变化当中,输出的数据不是稳定的 解决方案a....

  • FPGA的亚稳态

    1. 应用背景 1.1 亚稳态发生原因 在FPGA系统中,如果数据传输中触发器的Tsu和Th不满足,或者复位过程中...

  • 无题

    时序分析STA,时序约束UCF 跨时钟域,亚稳态处理 同步/异步FIFO 状态机 复位 异步时钟切换 仿真 代码:...

  • FPGA信号亚稳态解决方案

    1、模块之间的连接用 wire 型变量。 2、输入必须为 wire ,输出可以为 wire 也可以为 reg 型变...

  • React Native版本报错

    报错如下 解决办法 解决办法 解决办法

  • 跨时钟域的处理方法(1)-控制信号的同步

    在设计中,如果将一个异步信号直接送给若干个并行工作的触发器,就会大大增加亚稳态事件发生的概率,因为有可能有多...

  • dbus daemon fails with undefined

    报错 解决办法1 解决办法2

  • Android Studio 中的小Bug(持续更新)

    问题1 解决办法 问题2 解决办法 问题3 解决办法 问题4 解决问题办法

网友评论

      本文标题:亚稳态解决办法

      本文链接:https://www.haomeiwen.com/subject/nrgfhxtx.html