| 资源 | 数量 | 备注 |
|---|---|---|
| FPGA | 1 | |
| bank | 4 | 上下左右分别一个bank |
| GCLK | 32 | 每个bank有8个GCLK pin |
| BUFG | 16 | 每个BUFG由2个GCLK中的1个控制 |
| BUFIO2 Region | 8 | 每个bank有左右（LR）两个Region |
一个BUFIO2 Region含有4个high-speed I/O clocks以及四个BUFIO2 buffers。
下图所示，一个BUFIO2可以驱动多个与它同一Region的IO/Selected IO。不同region的IO和BUFIO2则无法联动。
详情在《Spartan-6 FPGA Packaging
and Pinouts》上能够查到。
网友评论