美文网首页js css html
集成电路设计——闩锁效应

集成电路设计——闩锁效应

作者: 飞奔的大虎 | 来源:发表于2023-01-17 00:14 被阅读0次

定义当然还是这样:

闩锁效应是指 CMOS 器件所固有的寄生双极晶体管被触发导通, 在电源和地之间存在一个低阻通路,大电流,导致电路无法正常工作,甚至烧毁电路。

从源-阱-衬底,总是能够形成pnp(npn)的二极管的结构,并且由于(以n阱中的p掺杂-n阱-p衬底形成的pnp为例)本身的从n阱到p衬底已经形成反偏结构,因此只要n阱中的p掺杂的电压高于n阱的阱电位,就会形成cmos电路的闩锁效应。

上面这幅图也解释了为什么n阱电位明明是电源电压,但是这个pn结还是会正偏。

因为,在衬底中流过的电流足够大的时候,n阱中的寄生电阻R2上的压降会达到0.7v,也就是一个二极管的导通压降,n阱的电位分布不是均匀的,这一点也是版图设计时需要考虑的。

同理也就是npn管的导通。

当然这两个寄生二极管并不是相互独立的,很明显的可以看到

例如 Q1 开启,它会提供足够大的电流给 R2 ,使得 R2 上的压降也达到 0.7V ,这样 Q2也会开启,同时,又反馈电流提供给 Q1 ,形成恶性循环,最后导致大部分的电流从 VDD 直接通过寄生晶体管到 GND ,而不是通过 MOSFET 的沟道,这样栅压就不能控制电流 。

上图中的寄生晶体管连接关系可以用下图来表示,其结构实际上是一个双端 PNPN 结结构,如果再加上控制栅极 ,就组成门极触发的闸流管,该现象就称为闩锁效应(闩锁本是闸流管的专有名词)。 即双端 PNPN 结在正向偏置条件下,器件开始处于正向阻断状态,当电压达到转折电压 时,器件会经过负阻区由阻断状态进入导通状态.这 种状态的转换,可以由电压触发 ( =0) ,也可以由门极电流触发 ( ≠ O) 。门极触发大大降低了正向转折电压。

两个寄生晶体管工作时,形成正反馈电路,加深可控硅导通,造成的结果是一股大的电流将由电源流向接地端,导致一般正常电路工作中断,甚至会由于高电流散热的问题而烧毁芯片。

原文链接:https://blog.csdn.net/roc_ever/article/details/114648826

相关文章

  • 集成电路设计——闩锁效应

    定义当然还是这样: 闩锁效应是指 CMOS 器件所固有的寄生双极晶体管被触发导通, 在电源和地之间存在一个低阻通路...

  • 集成电路设计概括

    集成电路设计,一般英文称为IC,integrated circuit;集成电路设计可以分为很多方面,主要包括模拟电...

  • 软件企业和集成电路设计企业税收优惠

    软件企业和集成电路设计企业税收优惠,近年来国家重点支持软件企业和集成电路设计企业,这也说明国家政策导向,科技创新是...

  • Linux指令简述和vim简介

    集成电路设计不论是数字电路设计还是模拟电路设计,又或者是工艺设计,都是在Unix或者linux平台上展开的;但对l...

  • 集成电路学习视频网站等推荐

    其实现在的集成电路设计相关的视频网站和资料网站都很多,而且由于集成电路设计和电子设计通信方面关联很大,基本上都是一...

  • spef详解

    spef(standard parasitic exchange format)是集成电路设计流程中EDA工具间传...

  • 无锡某知名半导体公司 招聘简章

    模拟集成电路设计工程师 岗位职责 1、完成模拟电路设计、仿真和验证及相应文档撰写等工作。 2、协助完成相关电路的实...

  • 数字集成电路设计经验技巧大合集84个资料

    数字集成电路设计经验技巧大合集84个资料 废话不多说,直接贴出电路及电路设计经验技巧大合集84个资料的文件列表,太...

  • 集成电路系统级封装(SiP)技术以及应用

    由于集成电路设计水平和工艺技术的提高,集成电路的规模越来越大,整个系统可以集成到一个芯片上(目前一个芯片上可以集成...

  • IC技术中的工具

    1、集成电路设计中主要的EDA工具: https://blog.csdn.net/qq_41019681/arti...

网友评论

    本文标题:集成电路设计——闩锁效应

    本文链接:https://www.haomeiwen.com/subject/qadufdtx.html