近日，本源量子计算公司与中科大量子信息重点实验室、中科院微电子所集成电路先导工艺研发中心、美国加州大学洛杉矶分校和美国纽约州立大学布法罗分校研究团队合作，在国际上首次发现了硅基自旋量子比特弛豫的强各向异性，实现硅基自旋量子比特寿命的高效调控，有利于进一步扩展硅基自旋量子比特。
研究人员介绍，“这一重要进展在硅基半导体量子计算研究中，为优化硅基自旋量子比特的读出、操控以及多比特扩展提供了新的方向。”
该研究成果发表在6月23日出版的国际物理学知名期刊《Physical Review Letters》上。文章入选编辑推荐（Editors' Suggestion），并被美国物理学会旗下在线网站“物理(physics.aps.org)”以“Cooling a Spin Relaxation Hot-Spot (冷却自旋弛豫的热点)”为题，进行了精选报道（Featured in Physics）。
论文链接：
https://doi.org/10.1103/PhysRevLett.124.257701
硅基半导体量子芯片研究“升温”
在量子计算机这场研制竞赛中，研究人员更关注量子比特的制备。
硅基自旋量子比特以其超长的量子退相干时间，以及与现代半导体工艺技术兼容的高可扩展性，成为量子计算研究中最具吸引力的核心方向之一。
近年来，包括Intel、CEA-Leti、IMEC等国际巨头企业均已利用自身在半导体工业的优势积累，开始参与硅基半导体量子计算研究。
2018年，作为科技行业顶级硬件的生产商——台湾半导体制造公司（台积电）计划与台湾科技部（MOST）合作创建基于IBMQ云量子计算平台。2019年，继BAT、华为后，全球3C代工领域国际集团——鸿海科技积极布局量子计算。
2020年2月，在硅基半导体领域研究多年的英特尔研究院联合QuTech(荷兰代尔夫特理工大学与荷兰国家应用科学院联合创立)发布了Horse Ridge低温控制芯片，加速量子计算系统的发展。来自CEA-Leti和CEA-IRIG的研究人员在ISSCC 2020年会议上展示了世界首个在CMOS芯片集成带有量子点的量子集成电路。
2020年4月，澳大利亚与荷兰的两个团队宣布开发出可以在1开尔文以上的温度下工作的硅自旋量子位器件，比Google，IBM等使用超导量子位的主要竞争芯片技术高15倍。
随着行业科技巨头的加入，硅自旋量子芯片研究一度“升温”。
图1：本源量子第二代硅基自旋二比特量子芯片
硅基自旋量子比特研究重要进展
硅基量子点中天然存在谷能级影响操控保真度
近几年，基于硅平面晶体管（Si MOS）和硅锗异质结构造的自旋量子比特的弛豫时间已经超过百毫秒，量子退相干时间也已超过百微秒，其单比特控制保真度可以达到99.9%，两比特控制保真度可以达到98%。
然而，硅基量子点中天然存在谷能级，在某些情况下自旋和谷能级会发生相互混合(自旋-谷混合)，在器件噪声的影响下会大幅降低自旋量子比特的弛豫时间和退相干时间，从而限制自旋量子比特的操控保真度。
已有研究发现，在特定磁场大小下，自旋-谷混合效应会迅速降低自旋量子比特弛豫时间到1毫秒以下甚至到1微秒，形成自旋比特弛豫速率的“热点”。在比特数目增加后，这一现象会使比特阵列中出现“坏点”的几率大大增加，阻碍了硅基自旋量子比特的进一步扩展。
硅基量子比特的自旋弛豫速率具有强各向异性
为了抑制自旋-谷混合的不利影响，本源参与的该项重要研究进展中，研究人员通过制备高质量的Si MOS量子点，实现了自旋量子比特的单发读出，并以此测量技术为基础研究了外加磁场强度和方向对自旋量子比特弛豫速率的影响。
图2：硅基半导体自旋量子比特芯片装置示意图和自旋弛豫速率的强各向异性
研究人员发现，当施加的面内磁场到达某一特定角度时，“热点”附近的自旋弛豫速率可以被迅速“冷却”，降低100倍以上，同时自旋弛豫时间从不到1毫秒增加到100毫秒以上。这一变化说明自旋-谷混合的大小被有效抑制，为研究自旋-谷混合以及如何消除自旋-谷混合对自旋量子比特带来的不利影响提供了研究基础。
网友评论