美文网首页
Soc芯片设计相关知识

Soc芯片设计相关知识

作者: 打着石膏脚的火星人 | 来源:发表于2018-08-11 13:29 被阅读0次

    一.指令集:

    1.CISC:(complex instruction set computer)--指令长度可变,编译简单,Intel。

    2.RISC:(reduce instructuin set computer)--指令长度一致。ARM

    二、爱芯人课堂:

    一、概念

    1.IC:Intergrated Circuit集成电路

    2.ASIC:Application Specific Integrated Circuit.

    3.SOC:System On Chip

    4.FPGA:Field Programmable Gate Array 现场可编程门阵列

    5.CPLD:Complex Programmable Logic Device 复杂可编程逻辑器件

    二、FPGA的特点:

         可编程,快速更改设计,运行速度慢(因为物理布局布线会固定,timing不能优化),面积大(为实现可编程:存在冗余逻辑),容量有限(容量有限制,ASIC无上限),价格昂贵。如果用于做验证,需要芯片设计者进行合理分割,通过多FPGA阵列实现。

    FPGA的意义:1.特殊领域的商业产品:可编程,灵活性----示波器,逻辑分析器

                    2.IC的验证、开发 3.软件开发平台:芯片研发周期长,软件开发提前

    FPGA和ASIC设计区别:1.FPGA没有Power Domain,2.和工艺相关的都不太一样。

    三、IC设计全过程:

    客户&市场需求(MRD--market requirment design)--IC设计--晶圆制造--封装--测试---系统设计(版级设计)--产品。

    IC全过程分工 工作职责

    MRD的如何产生:每个模块,模块细节。

    IC设计师工作:1.写SPEC。2.RTL逻辑设计。3.逻辑综合:RTL到Gate-Level Netlist----RTL+.sdc(约束文件)+.db(库文件)-----Translation&Map&Optmization.一定会读netlis.

    形式验证:RTL vs. Netlist-----形式验证用的多---在功能上是否等价工具(ECO)--改网表。常用工具:常用工具:synopsys的formality(fm)和Cadence的Conformal(lec)。

    分类 :                                                                                                                                                            1.等价性验证(RTL and gate level 和 gate level and gate lavel )                                                        2.模型的验证:时态逻辑模型,受电路规模的限制                                                                                3.基于定理的验证

    4.RTL到GDS II:RTL+SDC+DB---Synthese----floorplan(模块的位置规划)--Placement--Clock Tree Synthesis -- Routing--DRC/LVS--WriteDesign Out.

    5.覆盖率:代码覆盖率:1.line coverage 2,condition coverage 3.Branch coverage 4.Toggle coverage     5.FSM coverage,Function Coverage.

    6.后仿真: 动态时序仿真                                                                                                                         执行时间:布线后,时序的逻辑也基本满足了后操作。                                                                     分类:1.门级延时:-sdf延时文件加载,与RTL不一致                                                                                       2.X态传播(多驱动,寄存器未复位时):找到点解决                                                                             3.PG网表门级仿真--低功耗仿真

    7.FPGA验证:ASIC代码移植,时序约束和检查,FPGA调试验证--实际IP上验证

    8.仿真加速器验证(功能验证):                                                                                                    1.Cadence --Palladium ---CPU based硬件实现,快速  CUP阵列                                              2.Sysnosys -ZeBu    FPGA based 便宜                                                                                      3.Mentor -veloce --FPGA based

    9.验证方式比较:

    验证方式比较

    10.TapeOut:Die---封装---芯片。

    11.芯片制造过程中的测试:ATE测试--测试方法:Scan/Mbist/BSD/IDDQ/Function pattern

    12.AET测试之后,功能的测试:板级调试:                                                                                                1.功能调试:功能列表、功能确认,兼容性                                                                                            2.指标测量:功耗、频率、参数                                                                                                                3.驱动调试:编程指南                                                                                                                               4.示波器、逻辑分析仪、协议分析仪、信号发生器。

    13.什么样的IC是好的IC---- PPA的banlance                                                                                                   1.Performance:速度快,存储量                                                                                                             2.Power                                                                                                                                                         3.Area

    14.SOC -Architect                                                                                                                                           1.ROM(Flash)--掉电能储存(code),DDR---掉电不储存。RAM--上电时为空。

    15.SOC-数据流(data flow)                                                                                                                           SOC-控制流(control flow):cup走出来                                                                                                 PK:两者工作机制不同,所需带宽不一致

    16.总线仲裁(arbitration):master and slave,控制优先级。                                                                           1.考虑因素:带宽和Latency(延时)                                                                                                  

    2.仲裁机制                                                                                                                                        

    1.固定优先级的仲裁(Fixed priority)                                                                                                           2.循环式优先级仲裁                                                                                                                                         3.加权循环式优先级仲裁                                                                                                                                 4.随机性的仲裁

    相关文章

      网友评论

          本文标题:Soc芯片设计相关知识

          本文链接:https://www.haomeiwen.com/subject/xdcomftx.html