2018-8-12
PPA: Power，Time, Area
1.LEC：Logic Equivalence check 逻辑等价性检查
2.ECO: Engineering Change Order --
pre mask eco： 加buffer ，del buffer ，或者逻辑修改
post mask eco： 利用spare gate ，或者只改变金属层来修改逻辑
3.Multi-VT library：SVT / HVT /LVT
SVT : Standard Vt
HVT : High Vt
LVT : Low Vt
4.STA 专业名词
输入信号和时钟信号之间的时间要求
1.setup:建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
2.hold：保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
3.slew/transition：电压从10%VDD上升到90%VDD所需要的时间，具体要看timing lib库里面的定义
4.slack:设计余量，就是满足setup/hold的之外的另外的余量，如果为负，就是violation
5.fanout:扇出，一个gate 输出接几个gate，就是几个fanout
6.多种格式文件说明：
1.GDSII:描述掩膜几何参数的事实标准，二进制格式，包括层和几何图形。
2.LEF:library exchange format:库交换格式，描述库单元的物理属性，厂家提供的
LEF和经过ABSTRACT后生成的BLOCK的LEF合并而来。
3.DEF: Design exchange format设计交换文档，DEF与只传递几何信息的GDSII不一样。
它还给出了器件的物理位置关系和时序限制等信息。ASCI
4.PDEF: physical design exchange format 物理设计交换格式,SYNOPSYS 公司用在
前端和后端的信息传递。
5.SDF:标准延时格式： 它描述设计中的时序信息，指明了模块管脚和管脚之间的延迟、时钟
到数据的延迟和内部连接延迟。
6.TLF: 描述 cell 时序的文件，标准单元的 rise time， hold time， fall time
都在 TLF 内定义。 时序分析时就调用 TLF 文件， 根据 cell 的输入信号强度和 cell
的负载来计算 cell 的各种时序信息。
7.wafer / die / chip:
》 die -- 裸片
》 wafer -- 晶圆
》 chip——芯片
8.功耗：
- 静态功耗：由漏电流引起
- 动态功耗：开关状态翻转引起，由负载的电容和开关速度决定。
网友评论