美文网首页
ANSYS信号完整性与电源完整性仿真__反射4

ANSYS信号完整性与电源完整性仿真__反射4

作者: mumu__ | 来源:发表于2018-12-01 16:12 被阅读0次

分析源端匹配或负载端匹配时短串接传输线长度及特性阻抗突变对信号波形的影响

参数设置RES_:17欧姆V_PULSE:TR=TF=0.4ns,V1=0,V2=1,PW=100ns,PER=200ns,TONE=1E10;三段传输线:两端传输线为Z0=50欧姆,td=1ns,中间传输线Z0,TD设为参数用于扫描。

瞬态仿真10ns,td从0ns到0.16ns,步长0.04ns,Z0从25到75步长25.

源端匹配电路图:

源端匹配电路图

源端匹配时波形,td=0.16ns,Z0=25,50,75欧姆:

源端波形 负载端波形

源端匹配时波形,td=0,0.08ns,0.16ns,Z0=75欧姆:

源端波形 负载端波形

源端匹配时波形,td=0,0.08ns,0.16ns,Z0=25欧姆:

源端波形 负载端波形

负载端匹配电路图:

负载端匹配电路图

负载端匹配时波形,td=0.16ns,Z0=25,50,75欧姆:

源端波形 负载端波形

负载端匹配时波形,td=0,0.08ns,0.16ns,Z0=75欧姆:

源端波形 负载端波形

负载端匹配时波形,td=0,0.08ns,0.16ns,Z0=25欧姆:

源端波形 负载端波形


结论

传输线阻抗突变引起信号振荡,阻抗突变的越大,噪声信号摆幅越大。

噪声电压摆幅也取决于突变传输线的时延,若时延小于0.2上升沿,摆幅小于10%。

负载匹配时相对噪声摆幅小于源端匹配。

相关文章

网友评论

      本文标题:ANSYS信号完整性与电源完整性仿真__反射4

      本文链接:https://www.haomeiwen.com/subject/fiqrcqtx.html