激光电视Timing相关知识

1. LCD 接口知识

激光电视通常使用VBYONE/LVDS/TTL接口，下面分别介绍三种接口。Amlogic T962X/T968支持VBYONE/LVDS/TTL三种接口的panel，以下描述以Amlogic T962X为例。

1.1 TTL 接口

TTL（Transistor Transistor Logic）即晶体管-晶体管逻辑，该接口属于并行方式传输数据的接口，采用这种接口时，不必在液晶显示器的驱动板端和液晶面板端使用专用的接口电路，而是由驱动板主控芯片输出的TTL数据信号经电缆线直接传送到液晶面板的输人接口。由于TTL接口信号电压高、连线多、传输电缆长，因此，电路的抗干扰能力比较差，而且容易产生电磁干扰（EMI）。在实际应用中，TTL接口电路多用来驱动小尺寸（15in以下）或低分辨率的液晶面板。TTL最高像素时钟只有28MHz。

1.1.1 RGB data

TTL接口通常使用8bit TTL(RGB888)和6bit TTL(RGB666)，所有的RGB数据输出被多路复用到特定的GPIO口上，需要配置相应的pinmux。6bit TTL 输出必须将数据连接到RGB[7:2]，否则显示不正常。

图 1 展示了 8bit TTL and 6bit TTL panel的正确连接方式。

图1. RGB 数据连接(左: RGB888；右: RGB666)

1.1.2 RGB data swapping

支持 R/B 数据交换和RGB MSB/LSB 位交换. 如图2所示

图2. RGB数据交换(左: R/B 交换; 右: RGB MSB/LSB 交换)

1.1.3 TCON signal

TV芯片通常有内置的TCON模块，可以为TTL接口生成hsync、vsync、DE信号，他们被多路复用到GPIO口上，该pinmux由lcd模块自己设置。

1.2 LVDS 接口

LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。克服了TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。

1.2.1 LVDS signal

支持2路lvds输出，每路lvds包含一对时钟信号和5对数据信号，可以支持6bit、8bit、10bit

lvds输出。在一个时钟脉冲周期内，lvds发送数据，每个数据通道都输出7bit的串行数据信号，而不是常见的8bit数据，其bit_rate = pclk * 7，如果是双lvds，在该基础上除以2。

如果是6BIT 显示屏，则并行数据有21位（18位RGB加3位控制信号），因此LVDS 接口每个Channel只需要 3对数据线和一对时钟线。如果是10BIT 显示屏，则并行数据有33位（30位RGB 加3位控制信号），因此LVDS 接口每个Channel需要 5对数据线和一对时钟线。通常，LVDS接口的时钟为20MHz 到85MHz，因此对于输出像素时钟低于85MHz的信号，只需一个Channel就可以；而对于输出像素时钟高于85MHZ的信号，比如1080P/60HZ的输出，像素显示时钟为148.5MHz，就不能直接用一个Channel传输，而是将输出的像素按顺序分为奇像素和偶像素，将所有的奇像素用一组LVDS 传输，所有的偶像素用另外一组LVDS 传输。也就是说，需要两个Channel来传输1080P/60HZ 的信号。其并行数据有27位，使用双lvds(8对数据线和2对时钟线)。

1.2.2 LVDS data mapping

LVDS数据映射方式包含VESA 模式和JEIDA 模式，如图3和图4所示。

图3.lvds data mapping:VESA mode

图4. lvds data mapping:JEIDA mode

1.2.3 LVDS data swaping

LVDS数据交换包含pn_swap、port_swap、lane_reverse

pn_swap: 同一对lane的p/n交换

port_swap:针对双lvds,两个通道互换

lane_reverse:按顺序交换lane的大端和小端

1.3 Vbyone 接口

V-by-One是专门面向图像传输开发出的数字接口标准。信号的输入输出水平采用LVDS（低电压差动信号）。板卡的信号频率约为1GHz。与此前的CMOS/TTL方式相比，可将传输线的数量减少至此前的大约1/10。

V-by-One® HS是利用1对线缆来传输高画质影像的新技术，由1到8组讯号配对组合，每组讯号的最大传输速度为3.75 Gbps/秒，总体讯号线输出从4pin到18pin左右。另外，V-by-One® HS的IC支持二条顺向通道；支持最高4K×2K、更新频率240Hz、每个色彩12位（使用于多个IC上的三十二条通道）。特别的是，V-by-One® HS也将支持各种3D影像讯号与媲美电影院的高画质解析，例如纵横比为21：9、像素为2560×1080的影像讯号传输。

在智能型电视、多功能打印机、防盗监控录像机以及车用导航/倒车后视系统等影像传输装置，只需透过V-by-One® HS标准技术如减少传输线、连接器以及EMI滤波器等方法，就能增进影像质量、简化繁杂的传输线路以及减少整体系统的耗材与成本。

1.3.1 Vbyone signal

T962X最多支持8条lane的vbyone信号，每条lane可以支持高达3Gbps的比特率，支持最多10位RGB数据。Vbyone协议可以支持更多，详细信息如图5所示。

图5. Timing与lane的关系

1.3.2 Region num

有的vbyone panel 使用全水平区域显示称为1个region num，有的vbyone panel将水平区域划分为2个区域显示称为2个region num，如图5和图6所示。

图5.Vbyone 1 region num

图6.Vbyone 2 region num

1.3.3 Byte mode

Byte mode 根据RGB位宽选择3/4/5，例如10bit RGB panel 每个像素需要30bit数据，采用4 byte mode就足够传输了。Vbyone数据包映射如图7所示。

图7.Vbyone byte mode

1.3.4 Vbyone bit_rate

Bit_rate = Dclk * byte_mode * 10 / 8

例如4k2k60hz输出，采用8条lane，

DCLK=Vtol*Htol*60hz=594MHZ

byte_mode=4，

因Vbyone采用8/10编码，即*10/8，那么

bit_rate=594*4*10/8=2.97G

1.4 Display timing

Panel display timing如图8所示

图8. Display timing definition

（1）VSYNC信号有效时，表示一帧数据的开始

（2）VSPW(Vertial Sync pulse width)表示VSYNC信号的脉冲宽度为（VSPW+1）个HSYNC信号周期，即（VSPW+1）行，这（VSPW+1）行的数据无效。

（3）VSYNC信号脉冲之后，还要经过（VBPD+1）个HSYNC信号周期，有效的行数据才出现。所以，在VSYNC信号有效后要经过（VSPW+1+VBPD+1）个无效的行，第一个有效行才出现，对应上边框。

（4）随后即连续发出（LINEVAL+1）行的有效数据。

（5）最后是（VFPD+1）个无效的行，它对应下边框，完整的一帧结束，紧接着就是下一帧数据了。

下面我们深入到一行中像素数据的传输过程，它与上面行数据的传输相似：

（1）HSYNC信号有效时，表示一行数据的开始

（2）HSPW(Horizontal Sync pulse width)表示HSYNC信号的脉冲宽度为（HSPW+1）个VCLK信号周期，即（HSPW+1）个像素，这（HSPW+1）个像素的数据无效。

（3）HSYNC信号脉冲之后，还要经过（HBPD+1）个VCLK信号周期，有效的像素数据才出现。所以，在HSYNC有效之后，总共要经过（HSPW+1+HBPD+1）个无效的像素，它对应左边框，第一个有效的像素才出现。

（4）随后即连续发出（HOZVAL+1）个像素的有效数据。

（5）最后是（HFPD+1）个无效的像素，它对应右边框，完整的一行结束

，紧接着就是下一行的数据了。

扫描显示原理：

(1)显示指针从矩形左上角的第一行第一个点开始，一个点一个点的在LCD上显示，在上面的时序图上用时间线表示就为VCLK，我们称之为像素时钟信号；

(2) 当显示指针一直显示到矩形的右边就结束这一行，那么这一行的动作在上面的时序图中就称之为1 Line；

(3)接下来显示指针又回到矩形的左边从第二行开始显示，注意，显示指针在从第一行的右边回到第二行的左边是需要一定的时间的，我们称之为行切换；

(4)如此类推，显示指针就这样一行一行的显示至矩形的右下角才把一副图显示完成。因此，这一行一行的显示在时间线上看，就是时序图上的HSYNC；

(5)然而，LCD的显示并不是对一副图像快速的显示一下，为了持续和稳定的在LCD上显示，就需要切换到另一幅图上(另一幅图可以和上一副图一样或者不一样，目的只是为了将图像持续的显示在LCD上)。那么这一副一副的图像就称之为帧，在时序图上就表示为1 Frame，因此从时序图上可以看出1 Line只是1 Frame中的一行；

(6)同样的，在帧与帧切换之间也是需要一定的时间的，我们称之为帧切换，那么LCD整个显示的过程在时间线上看，就可表示为时序图上的VSYNC。

请注意，blanking 区应满足以下要求：

h_blanking >= 80，v_blanking >= 32；

在消影区域必须确保同步frontporch大于0，即满足如下要求：

h_blanking > hs_width + hs_bp, v_blanking > vs_width + vs_bp,

2. FPLL相关知识

FPLL(frame pll)即帧锁相环，主要是让输出vsync频率与输入vsync频率保持一定的比例关系，例如输入播放30fps视频，激光电视固定输出60hz,即2倍的关系。目前frame sync主要有Frame PLL Mode和Frame lock两种方式。无论使用哪种方式必须保持DCLK = Vtol * Htol * Vsync公式平衡。

2.1 Frame PLL Mode

固定输出Htol和Vtol，TV芯片会自动调整DCLK输出vsync频率，使输出的vsync频率与输入的vsync接近或相等。

假如输入播放50fps视频，我们的预期输出vsync为50hz

优点：（1）固定Vtol/Htol,不会有short frame/line的问题

（2）可以做FRC

缺点：（1）需要较长时间来完成frame sync，依据clock变动范围决定

（2）需要注意RX端能否接受clock变化

2.2 Frame lock

固定DCLK，当输入参考信号到来时，将输出的timing generator reset掉，达到输入和输出一帧图像的时间一样长。

优点：frame sync速度快，一帧就可以sync住。

缺点：因为是用输入源作为参考信号来clear timing generator，在reset时可能不是一张完整的frame或line,会有short frame/line的情况，因此会有

三方面的缺点。

（1）有些panel没法接受这种timing，画面会闪烁；

（2）当reset点不是在blanking区间，换timing，OSD会破掉；(可以设置为在下一场到来时生效)

（3）因为每一张frame都去做reset，所以没法做FRC。

2.3 常见视频帧率转换

由于激光电视后端光机支持帧率为58hz-62hz之间，无论输入源是多少帧率的，都必须使输出帧率满足此要求。常见视频的帧率有24fps、25fps、29.97fps、30fps、50fps、59.94fps、60fps等。

24fps：采用24:60，即2:5到60hz输出。A A B B B循环。

25fps: 采用25:60，即5:12到60hz输出。A A B B B C C D D D E E循环

29.97fps: 采用29.97:59.94，即1:2到59.94hz输出。A A循环

30fps：采用30:60，即1:2到60hz输出。A A循环

50fps: 采用50:60，即5:6到60hz输出。A B C D E E循环

60fps: 采用60:60，即1:1到60hz输出。A循环

3. C786 timing

在做MEMC的时候C786要求Vbackporch不能有波动。针对TV板timing参数，C786要做相应修改，例如：

TV板 timing

Hsync_width = 44;

Hsync_backporch = 100;

Hsync_pol = 1;

Vsync_width = 2;

Vsync_backporch = 75;

Vsync_pol = 1;

Active_width = 1920;

Active_height = 1080;

Htotal = 2100;

Vtotal = 1179;

Dclk = 148MHZ

C786：

C786B0 POPLLCT 09h

C786B0 POREFDIV 0ah
C786B0 POFBDIV 0ah

C786B0 OSYCT 0037h

C786B0 OHCYCL 8832h

C786B0 OVCYCL 0511h

C786B0 SYRDLY 09h

C786B1 OACTHST 0093h
C786B1 OACTVST 004bh
C786B1 OAOI0HST 0093h
C786B1 OAOI0HEND 0813h
C786B1 OAOI0VST 0049h

C786B1 OAOI0VEND 0481h

C786B5 IACTHST 008ch
C786B5 IACTVST 004ch