scenario 定义中包括 Mode、Corner、RC
其中 Corner (PVT)用于计算 cell delay
而 RC 用于计算 net delay
本文简要介绍如何使用 RC 参数来计算 net delay 值
下图是绕线模型示意图:

1. 每条绕线上存在线电阻 R ,计算公式如下:

其中ρ为电阻率,W*T为截面积,L为绕线长度(单位长度 L=1)
所以绕线宽度 W 或者厚度 T 增加都会使得线电阻减小
2. 同层相邻两条绕线之间存在耦合电容,耦合电容计算公式如下

其中ξ 为介电常数,S为相邻绕线间距,T为线的厚度
所以间距增加则电容减小,厚度增加则电容增加
3. 相邻两层两条平行的绕线之间则存在表面电容,计算公式如下:

其中ξ 为介电常数,D 为相邻两层metal 的间距,W 为走线宽度
所以走线越宽,表面电容越大
知道了 R C 的计算方法,那么根据 RC 如何计算出 net delay 呢?
简单来说
net delay =~ 3 * R * C
所以 R*C 越大, net delay 就越大
一个基本的Senario包括PVT三个要素。
P Process是指Fab在生产过程中工艺、机台等的差异导致芯片的偏差。分为TT SS FF FS SF等这几类情况。
SS:slow NMOS and Slow PMOS
FF:Fast NMOS and Fast PMOS
其余的类推,这里的slow和fast指的是载流子迁移的速度。可以通俗的理解为Fast表示芯片速度快。
V Voltage 指得是芯片的工作电压。例如tt电压为1V ss的电压就是0.9V ff的电压就是1.1V
T Temperature 是指芯片工作的温度。例如tt的温度是0℃ or 25℃。高温就是125℃ 低温一般为-40℃
此外有些Senario还包括其他的工作状态,如DFT mode or Function mode。RC coner,如Cbest RC worst etc。
PVT三者相互组合就形成了如下的Senario。对应的解释如下。
WC:worst case slow,低电压,高温度,慢工艺 -> 一般情况下delay最大,setup 差。
WCL:worst case low-temperature,低电压,低温度,慢工艺 -> 温度反转效应时delay最大,setup差。
LT:即low-temperature,也叫bc(best case fast),高电压,低温度,快工艺 -> 一般情况下delay最小,hold差。
ML:max-leakage,高电压,高温度,快工艺 -> 温度反转效应下delay最小,hold差。
TC:typical,也叫tt,普通电压,普通温度,标准工艺 -> 各种typical。
BC:Best case。高电压,快工艺,常温0℃ or 25℃。
原文链接:https://blog.csdn.net/zyn1347806/article/details/103372344
网友评论