嗯，没错，这是一篇水文……
其实说忙倒也不是真的挤不出时间来看看杂书，多是自己犯懒，没提起兴致来。《四世同堂》还未读完，自然做不了摘记，也没静下心来翻翻《史记》，但又不想放弃日更的小目标，却也一时间不知道该写点什么，索性就想到啥说啥，随便扯扯凑凑字数……
近日看了些专业方面的paper，都是有关加速科学计算stencil的研究工作。stencil为科学计算应用提供各类计算模板，在高性能计算中占有重要地位，因其具有良好的数据局部性与计算并行性，而受到研究者们的广泛关注。早在2010年左右，就涌现出大量的研究者者在传统的CPU架构以及GPU等加速器上针对stencil的性能特征进行优化，而近几年来热度有所下降，但伴随着FPGA架构的更新换代，stencil加速又重新走进了人们的视野。
这一切都要归功于FPGA存储能力与带宽的提升，正因如此，才给stencil在FPGA上提供了优化的可行性。stencil存在两类潜在的并行行为：cells in parallel（单次迭代内数据元素间的并行）与iterations in parallel（多次迭代计算间的并行），针对这两类并行行为，研究者们提出了spatial blocking与temporal blocking两种优化方法：一是利用FPGA特有的shift registers来减少访存次数，充分利用每个数据元素后再进行淘汰；二是采用overlapped tiling的方法对整体数据进行分块，大大提高了计算并行性，同时也解决了输入数据规模受限的问题。最后，研究者们将工作移植到了多个FPGA的计算平台上，可以更加高效、并行地解决更大规模的stencil计算问题，同时对整体性能与功耗进行了建模，为在不同平台上加速stencil打下了工作基础。
网友评论