Systemverilog基础语法

1 数据类型及操作

1.1 数据类型

1.2 运算符

除常见的与或非运算符，要注意有“===”和“==”；其中“===”可识别“0，1，x，z"，”==”只能识别“0，1“。验证时一般response使用”===“判断模块输出数据是否符合预期。

1.3 数组和队列

一般使用一维和二维数组，更多维度不建议使用。
一维数组定义：
bit [7:0] arr;
二维数组定义：

• 1. 压缩数组
     bit [7:0][15:0] arr; //定义了一个深度为8，宽度为16的数组
     压缩数组的优势是可以整体对其赋值，如：
     assign arr = {8*16{1'b0}};
• 2. 非压缩数组
     bit [15:0] arr[7:0]; //定义了一个深度为8，宽度为16的数组
     对非压缩数组赋值时要对每个数据单独赋值
     assign arr[0] = {16{1'b0}};