AArch64没有与ARMv7-A当前程序状态寄存器（CPSR）的直接等价物。在AArch64中，传统CPSR的组件作为可独立访问的字段提供。 这些统称为处理器状态（PSTATE）。 也有对PSTATE元素进行操作的指令。
AArch64的处理器状态或PSTATE字段具有以下定义：
| 名字 | 描述 |
|---|---|
| N | 负数条件标志。 |
| Z | 零状态标志。 |
| C | 进位条件标志。 |
| V | 溢出条件标志。 |
| D | 调试屏蔽位。 |
| A | SError屏蔽位。 |
| I | IRQ屏蔽位。 |
| F | FIQ屏蔽位。 |
| SS | Software Step位。 |
| IL | 非法执行状态位。 |
| EL（2） | 异常级别。 |
| nRW | 执行状态0 = 64位1 = 32位 |
| SP | 堆栈指针选择器。 0 = SP_EL0 1 = SP_ELn |
PSTATE字段使用专用寄存器访问。 可直接使用MRS指令读/写专用寄存器。
专用寄存器是：
| 专用寄存器 | 说明 | PSTATE字段 |
|---|---|---|
| CurrentEL | 存放当前的异常级别。 | EL |
| DAIF | 指定当前的中断屏蔽位。 | D，A，I，F |
| NZCV | 保持条件标志。 | N，Z，C，V |
| SPSel | 在EL1或更高版本中，在当前异常级别的SP和SP_EL0之间进行选择。 | SP |
例如，要访问SPSel：
MRS X0, SPSel //把SPSel读到X0
MSR SPSel, X0 //把X0写入SPSel
例如，异常处理程序代码可以从正使用的SP_ELn切换到SP_EL0。
SP_EL1可能会指向一个持有小堆栈的内存，该堆栈在内核中可以保证始终有效。SP_EL0可能指向一个较大的内核任务堆栈，但不能保证没有溢出风险。 该切换通过写入SPSel位来控制，如下面的代码所示：
MSR SPSel, #0 // 切换到 SP_EL0
MSR SPSel, #1 // 切换到当前异常级别ELn的SP
更多PSTATE字段可以使用以下操作数访问。
| 操作数 | PSTATE字段 | 注意 |
|---|---|---|
| DAIFSet | D，A，I，F | 将PSTATE.{D，A，I，F}位设置为1 |
| DAIFClr | D，A，I，F | 将PSTATE.{D，A，I，F}位设置为0 |
| SPSel | SP | 直接将PSTATE.SP设置为1或0 |
比如:
MSR DAIFSet, #Imm4 // 用于将任意或者全部的DAIF设置为1
MSR DAIFClr, #Imm4 // 用于将任意或者全部的DAIF设置为0
MSR SPSel, #Imm1 // 用于在SP_EL0和SP_ELn之间选择堆栈指针
在AArch64中，通过执行ERET指令从异常中返回。 这导致SPSR_ELn被复制到PSTATE中。 ALU标志，执行状态，异常级别和处理器分支全部被还原。 从这一点来看，程序从ELR_ELn中的地址继续执行。
PSTATE .{EL，N，Z，C，V}字段可以在EL0中被访问。所有其他的PSTATE字段可以在EL1或更高的级别被访问，如果在EL0中访问是未定义的。
原文
https://developer.arm.com/products/architecture/a-profile/docs/100878/latest/processor-state
网友评论