ARM学习路线01-ARM体系结构

第一部分 ARM体系结构

       ARM（Advanced RISC Machines）既可以认为是一个公司的名字，也可以认为是对一类微处理器的通称，还可以认为是一种技术的名字。1991年ARM公司成立于英国剑桥，它既不生产芯片也不销售芯片，而是只出售芯片技术授权。ARM是一种RISC（精简指令集）的CPU，它具有高性能、低功耗、低成本的特点。

下面分别从处理器模式、寄存器构成、异常模式、存储方式等几个方面分别介绍ARM体系结构。

1. ARM处理器模式

ARM处理器共有7中工作模式，如下表： 处理器工作模式

除用户模式外其它6中处理器模式均为特权模式（Privileged Mode），而除系统模式外其它5中特权模式又称为异常模式。处理器模式可以通过软件控制进行切换，也可以通过外部中断或异常处理过程进行切换，特权模式下程序可以访问所有的系统资源。

2. 寄存器构成

ARM处理器共有37个寄存器。其中包括：

• 31个通用寄存器，都是32位寄存器；

• 6个状态寄存器，都是32位但目前只使用了12位。
  

  各处理器模式下可见的寄存器情况如下表： 寄存器

2.1 通用寄存器R0~R15又可分为一下三组：

• 未分组的寄存器：R0~R7
• 分组的寄存器：R8~R14
• 程序计数器（PC）：R15
  未分组寄存器：所有处理器模式下指的都是同一物理寄存器，完全通用；
  分组寄存器：对R8~R12每种寄存器对应2个不同的物理寄存器；而对R13、R14每种寄存器对应6个不同的物理寄存器；
  寄存器R13(SP）在ARM中常用做栈指针；
  寄存器R14又被称作连接寄存器（Link Register，LR），每一种处理器模式自己的物理R14存放当前子程序的返回地址；
  程序计数器R15：又被记作PC，由于ARM采用流水线机制，PC的值等于当前指令地址值+8个字节，如图： PC值

2.2 程序状态寄存器CPSR、SPSR

       CPSR（当前程序状态寄存器）可在任何处理器模式下被访问，每一种处理器模式下又有一个专用的物理状态寄存器称为SPSR（备份程序状态寄存器），当特定异常发生时，这个寄存器用于存放当前状态寄存器的内容；在异常中断退出时，可用SPSR中保存的值来恢复CPSR。CPSR中各位如图： 程序状态寄存器CPSR

3. 异常模式

3.1 ARM中有7种类型的异常中断：

（１）复位异常（Reset）：系统加电时、系统复位时、软件控制复位时会触发该中断；
（２）预取异常（Prefetch Abort）：处理器欲取的指令的地址不存在或者改地址不允许当前指令访问，处理器产生指令欲取终止异常中断；
（３）数据异常（Data Abort）：数据访问指令的目标地址不存在或者改地址不允许当前指令访问，处理器产生数据访问终止异常中断；
（４）快速中断异常（FIQ）：快速中断请求引脚有效，CPSR寄存器F控制位被清除时，处理器产生快速中断异常请求；
（５）外部中断异常（IRQ）：外部中断请求引脚有效，CPSR寄存器I控制位被清除时，处理器产生外部中断异常；
（６）软中断异常（SWI）：软件中需要去打断处理器工作, 可以使用软中断来执行；
（７）未定义指令异常（Undefined Instruction）：处理器无法识别指令的异常, 处理器执行的指令是有规范的；

3.2 异常向量

当异常发生时，程序强制跳转到异常对应的地址执行相应的处理函数，这些固定的地址称为异常向量。

0x00000000: b reset
0x00000004: ldr pc, _undefined_instruction
0x00000008: ldr pc, _software_interrupt
0x00000008: ldr pc, _software_interrupt
0x0000000c: ldr pc, _prefetch_abort
0x00000010: ldr pc, _data_abort
0x00000014: ldr pc, _not_used //保留
0x00000018: ldr pc, _irq
0x0000001c: ldr pc, _fiq

如下列出了异常类型和其对应的处理器模式： 异常向量表

3.3 ARM处理器对异常中断的响应过程

ARM处理器对异常中断的响应过程如下所述：

• 将下一条指令的地址存入相应的链接寄存器LR中，供中断处理完返回时用；
• 将当前程序状态寄存器CPSR的内容保存到将要执行异常中断对应的SPSR寄存器中；
• 根据异常类型设置CPSR中相应的位，包括运行模式位；
• 将程序计数器值（PC）设置成该异常中断的中断向量地址，从而跳转到相应的异常中断处理程序处执行；

3.4 从异常中断处理程序中返回

从异常中断处理程序中返回包括如下操作：

• 恢复中断的程序的处理器状态，将 SPSR 复制到 CPSR 中；
• 若在进入异常处理时设置了中断禁止位，要在此清除；
• 将连接寄存器 LR 的值减去相应的偏移量后送到 PC；
  复位异常中断处理程序不需要返回，在复位异常中断程序开始整个用户程序的执行。

4. 存储方式

       在ARM体系中，每个字单元包含4个字节单元或者两个半字单元，一个半字就包含2个字节单元。那么在字单元中，4个字节哪一个是高位字节，哪一个是低位字节则有两种不同的格式：

A、大端模式：数据的高字节存储在低地址中，低字节存储在高地址中。
B、小端模式：数据的低字节存储在低地址中，高字节存储在高地址中。

地址为A的字单元存储方式如图： 存储格式