存储器、I/O设备
总线
CPU

1:CPU
计算机所有要做的只是能够运行程序或者说多个程序,而程序包含系统程序和应用程序。但是落实到硬件执行上,程序对于CPU而言是以一条条指令构成的,指令要包括程序中所要求的控制和运算功能,应为CPU只认识指令。
(取指周期,间指周期,执行周期,中断周期)是重点
他们的过程一定要搞清楚!!!
他们中包括对数据通路和数据加工的内容。
CPU的功能:
指令控制:取指令、分析指令、执行指令,指对程序的顺序控制
操作控制:管理并长生有内存去除的每条指令的操作信号--执行指令的部分。
时间控制:包含在以上两点的
数据加工:算术和逻辑运算
中断处理:意外处理
为了完成这些功能,对应的硬件有:

1.1 CU(控制器)
微指令:
取指周期:
(背和理解)

间指

执行
1.非访存指令(寄存器)
1) CLA 请A 0->ACC
2) COM 取反 ACC->ACC
3) SHR 算术右移 L(ACC)->R(ACC)
4)CSL 循环左移 R(ACC)->L(ACC)
5)STP 停机指令
2)访存指令(内存)
1)加法指令 ADD X 加数从内存中取出来
Ad(IR)->MAR
1->R
M(MAR)->MDR
(ACC)+(MDR)->ACC
2) 存数指令
STA X
Ad(IR)->MAR
1->W
ACC->MDR
MDR->M(MAR)
3)取数指令 LDA X
Ad(IR)->MAR
1->R
M(MAR)->MDR
MDR->ACC
4 转移指令
1)无条件转
JMP X
Ad(IR)->PC
2)条件转移
BAN X(负则转)

5 三类指令的指令周期
中断周期
程序断电存入“0”地址 程序断点进栈
0->MAR (SP)-1->MAR
1->W 1->W
PC->MDR PC->MDR
MDR->M(MAR) MDR->M(MAR)
中断识别程序入口地址M->PC(两种方法)
0->EINT 0->EINT
关中断:不允许发生中断
控制单元的功能
一、控制单元的外特性
1.输入信号
(1)时钟
CU 受时钟控制
一个时钟脉冲
2)指令寄存器 OP(IR)->CU
控制信号与操作码有关
3)标志
CU 受标志控制 条件
4)外来信号
如
INTR 中断请求
HRQ总线请求
2.输出信号
1)cpu内的各种控制信号
2)送至控制总线
二:数据通路
不采用不CPU内部总线方式



采用CPU内部总线方式



10
CPU控制单元的设计
1:硬布线
网友评论