综合指的是 完成特定功能的门级网表的实现。

针对特定种类或部分电路有专门的综合工具。

1. 时钟树综合 - 创建时钟树
2. 数据路径综合
3. 逻辑综合 - 实现各种逻辑电路

通常，综合 一词指的是逻辑综合。

PPA performance power area。
综合工具的input：

1. HDL描述文件 - 功能描述
2. 设计提供的约束，即SDC文件，说明了设计对PPA的要求

综合工具一旦搭建除了满足这些目标的电路，将不再进一步优化来实现 “更好”的电路。
约束时用来告诉综合工具，在实现功能的多种可能方式中，选择哪一个以同时满足所有约束中的要求。

输入重排序

设计人员给使用约束向综合工具指明 各种输入信号的到达时间
根据进入相同组合逻辑不同输入的相对到达时间，综合工具在可用的选择中决定选用哪种电路，使得最后到达的信号通过最少的逻辑电路。

输入缓冲/输出缓冲

输入缓冲：设计人员需要告诉综合工具 外部输入信号的驱动能力 以便综合工具决定是否放置额外的缓冲器。
输出缓冲：设计人员需要告诉综合工具 输出信号必须驱动外部负载的信息， 综合工具选择合适的期间或缓冲器来达到驱动外部负载的能力。

综合工具的瓶颈

可综合设计的规模，尤其是当今设计规模是非常巨大的。
所以一个完整的设计必须被拆分成小规模的单元，即 逻辑划分。
所以需要将完整设计的顶层约束 分解成各个小规模单元模块的约束。对于各个模块，每个模块必须基于该模块与其他模块的交互来创建 约束。
模块记得约束必须根据该模块如何集成在子系统或者系统芯片中的情况 来创建和更新约束。