7.1 寄存器模型简介 （1）FRONTDOOR：通过模拟cpu在总线上发出读指令，进行读写操作。在这个过程中，仿...[作者空间]

6.1 sequence基础 6.2 sequence的仲裁机制 （1）通过 uvm_do_pri 和 uvm_d...[作者空间]

5.1 phase机制 （1）UVM中的phase，按照其是否消耗仿真时间（$time打印出的时间）的特性，可以分...[作者空间]

（1）PORT 和 EXPORT 体现的是一种控制流，在这种控制流中，PORT 具有高优先级，而EXPORT 具有...[作者空间]

3.1 uvm_component与uvm_object 3.1.1 uvm_component派生自uvm_ob...[作者空间]

2.1 验证平台的组成 2.2 只有driver的验证平台 2.2.1 最简单的验证平台 class my_dri...[作者空间]