Hi3512是海思半导体推出的一款基于ARM9处理器内核以及视频硬件加速引擎的高性能通信媒体处理器，具有高集成、可编程、支持H.264和MJPEG等多协议的优点，可广泛应用于实时视频通信、数字图像监控、网络摄像机等领域。
视频处理单元能够支持H.264 Main Profile、Baseline Profile、MJPEG、JPEG等多种协议的实时编解码；支持H.264编解码90fps@D1；支持高清1.3M Pixels@30fps，支持最大300万象素的JPEG抓拍。H264 Main Profile强大的编码算法极大的提高了视频质量，并且能够灵活的提供场编码或者帧编码，为客户支持不同的显示终端提供了方便；视频处理单元还支持双码流编码，即MJPEG和H264可以同时编码。
图形处理单元能够提供De-interlace算法处理、灵活的运动检测；支持视频、图形缩放；支持OSD。丰富的外围接口方便满足设备规格需求，有效降低整机BOM成本。
Hi3512芯片应用领域
高清网络摄像机IPCamera
网络视频服务器DVS（Digital video server）
硬盘录像机DVR（Digital video recorder）
Hi3512芯片参数：
CPU 内核
arm926EJ-S，16KB 指令 Cache 和 16KB 数据 Cache
内嵌 2KB 指令紧耦合存储器
哈佛结构的 32 位 RISC 处理器
内置 MMU，支持多种开放式操作系统
工作频率可达到 264MHz
视频编解码
H.264 Main [url=mailtorofile@Level3.0]Profile@Level3.0 编解码
H.264 Baseline [url=mailtorofile@Level3.0]Profile@Level3.0编解码
MJPEG/JPEG Baseline 编解码
视频处理性能
双码流编码（H.264/MJPEG）
具备 320fps@CIF 编解码能力
主码流编解码 90fps@D1+子码流编码 90fps@QCIF
支持 1.3M pixels@25fps~3M pixels@5fps
支持 JPEG 抓拍 3M Pixels@5fps
CBR/VBR 码率控制，32kbit/s～20Mbit/s
图形处理
De-interlace 前处理
视频、图形缩放
4 个区域的前处理 OSD 叠加
4 层视频后处理 OSD 硬件图像叠加
对比度拉升、色彩增强
4 个区域的视频遮挡
宏块级的 SAD、MV 信息输出，支持灵活的运动侦测
空域、时域去噪
音频编解码
可以通过 ARM 内核实现多种音频、语音编解码功能
最多 16 路音频实时编码
支持双向语音对讲
音频编解码
可以通过 ARM 内核实现多种音频、语音编解码功能
最多 16 路音频实时编码
支持双向语音对讲
完整参数，可到一牛网论坛下载相关技术资料
网友评论