验证是和设计者紧密合作的,对每一个模块展开验证,设计,验证,后端都是在紧密的合作,
最核心的是设计和验证,后端可以外包,后端不会涉及太多核心的功能


目前共三种,
动态验证技术(仿真器验证)
是目前最主流的技术,涉及概念代码覆盖率,功能覆盖率,断言,随机约束,SV(SystemVerilog)使用最多,验证方法学(UVM),使用脚本(Python,shell等),

静态验证技术(形式验证)

FPGA原型开发
硬件加速,不是最主要的手段,

要学习数字电路,verilog, C/C++;
SV书籍,绿皮书

SV特点语法知识点分散,串不起来
了解各个语言特性的应用场景,在学习完SV的每个语法特性后没有完,要了解每一个语法真实的应用场景是什么,在一家公司,验证工程师会拿这个特性做什么,而不是按照自己的理解,自己的想象,
,自己的创意去做。



网友评论