编写Makefile

最近学习了如何编写Makefile，以下是一则实例

文件结构

Makefile实例

VERSION = 1.0.0

# 源文件目录 输出执行文件目录 头文件目录
SRC_PATH = ./src
OUT_PATH = ./output
INCLUDE = -I./include

# 在./src文件夹中查找.c文件
SRC = $(wildcard $(SRC_PATH)/*.c)
# .c文件名生成.o文件名
OBJ = $(patsubst %.c,$(OUT_PATH)/%.o, $(notdir $(SRC)))

# 编译器参数 目标名称
CFLAGS = -Wall
TARGET = use
C = gcc

$(TARGET): $(OBJ)
    $(C) $(OBJ) -o $(TARGET).$(VERSION)

$(OUT_PATH)/%.o: $(SRC_PATH)/%.c
    $(C) $(INCLUDE) $(CFLAGS) -c $< -o $@

# 虚目标:删除生成的文件
.PHONY:clean
clean:
    rm -f $(TARGET).$(VERSION) $(OBJ)