一、为什么要加endcap cell？
在28 nm以及更小尺寸的工艺中，为了保证栅以及氧化层的一致性，需要在标准单元Row两端放置EndCAP。
它相当于一种Dummy管子，用来保证两边的标准单元左右环境的一致性。
避免在光刻时，由于最两端标准单元左右环境的不一致导致其性能有所差异。
endcap cell也称为Boundary cells，一般放置在macro的两端、row的两端和std cell core的上下边界。
二、为什么要加tap cell?
加tapcell的目的是防止latch up。(闩锁效应)
三、为什么要加Tie cells？
tie cell的作用是为进行esd保护，栅极氧化物非常薄，对电压波动非常敏感。
如果栅极氧化物直接连接到PG网络，则晶体管的栅极氧化物可能会由于电源中的电压波动而损坏。
为了克服这个问题，使用了tie cell。
另外，数字电路中某些信号端口，或闲置信号端口需要钳位在固定的逻辑电平上，
电压钳位单元按逻辑功能要求把这些钳位信号通过tie high与VDD相连，通过tie low与VSS相连，使其维持在固定的电位上。
tie cell还起到隔离普通信号的的作用（VDD，VSS），在做LVS分析或者形式验证时不致引起逻辑混乱。
四、为什么要加decap cell?
我们已经知道，电源和接地轨道是由金属组成的，金属有自己的电阻和电感，当电流流经这些金属线时会有一些电压降。
如果电源远离触发器，由于IR Drop，该触发器可能会进入亚稳态，因为它将无法获得足够的电压来正常工作。
Decap cell是小电容器，位于整个布局的VDD和GND之间。当逻辑电路汲取大量电流时，该电容器为该电路提供额外的电荷。当逻辑电路不吸收任何电流时，decap cell被充电至最大电容，利用decap cell来降低动态IR drop。
需要注意的是Decap cell是带有metal层的，为了不影响工具routing resource，一般建议是最后routing全部结束后再加，加完之后再添加普通的不带metal的filler.
五、为什么要加 filler cell
为确保所有VDD和VSS rail连接正常，我们需要使用filler cell填充标准单元row中的空白区域。
filler cell没有逻辑连接，同时还包含衬底nwell连接以改善衬底偏置。
网友评论