后端时序收敛基本思路

0. 数字IC前后端设计中的时序收敛（二）--Setup违反的修复方法 - Horizon00 - 博客园 https://www.cnblogs.com/ASIC-Horizon/p/7940548.html

1. 后端时序修正基本思路-电子发烧友网 http://m.elecfans.com/article/227070.html

如此，后端修改时序的基本思路（流程）就可以大致分开成几个步骤：

1，建立时序优化（减小数据路径延迟）

2，时钟树综合与平衡

3，保持时序优化（增加数据路径延迟）

这里，在时钟树满足要求后，通常不再对时钟路径进行修改，为了避免发生变化，通常要设置dont_touch_network。

IC compiler 中涉及的命令包括：place_opt, clock_opt, route_opt及psynopt

place_opt 意在摆放优化与保持时序优化，保持时序不进行优化。为了不让该命令进行时钟树综合与保持时序优化，就注意设定理想时钟，并去除fix_hold 属性。

clock_opt 进行时钟树的综合与优化，此时设定fix_hold 进行保持时序优化。

route_opt 进行布线与优化，减小耦合影响等

psynopt 可以进行单独时序优化。

当然，这些只是后端时序优化的基本思路，最关键的还是要正确设置，并且对设计的结构作出合理调整，并注意前后端在整个流程中发挥的作用与对成本的影响。