课程来源：华中科技大学 计算机组成原理公开课
下图是SRAM 静态随机存储单元的结构。
pic1
它是用三极管做成的R-S触发器，提供读取、写入、保持一个二进制位的功能。译码器在这里的作用是把给出的地址映射到对应的线路上。上下两端的X/Y译码线，相当于在二维存储阵列中用X/Y坐标定位，当两条线有电流时表示选中这个存储单元。
pic2
pic3
在SRAM中，每个存储单元要用的晶体管过多，存储密度低，功耗大。使用动态存储单元可以解决这些问题。但是DRAM需要由存储器控制电路按一定周期对存储器刷新，才能维系数据保存，SRAM的数据则不需要刷新过程，在上电期间，数据不会丢失。
DRAM 动态随机存储器的原理
DRAM 即动态内存，其基本单位是由一个晶体管和一个电容器组成。请看下图：
image
图只是DRAM一个基本单位的结构示意图：电容器的状态决定了这个DRAM单位的逻辑状态是1还是0，但是电容的被利用的这个特性也是它的缺点。一个电容器可以存储一定量的电子或者是电荷。一个充电的电容器在数字电子中被认为是逻辑上的1，而“空”的电容器则是0。电容器不能持久的保持储存的电荷，所以内存需要不断定时刷新，才能保持暂存的数据。电容器可以由电流来充电——当然这个电流是有一定限制的，否则会把电容击穿。同时电容的充放电需要一定的时间，虽然对于内存基本单位中的电容这个时间很短，只有大约0.2-0.18微秒，但是这个期间内存是不能执行存取操作的。
DRAM制造商的一些资料中显示，内存至少要每64ms刷新一次，这也就意味着内存有1％的时间要用来刷新。内存的自动刷新对于内存厂商来说不是一个难题，而关键在于当对内存单元进行读取操作时保持内存的内容不变——所以DRAM单元每次读取操作之后都要进行刷新：执行一次回写操作，因为读取操作也会破坏内存中的电荷，也就是说对于内存中存储的数据是具有破坏性的。所以内存不但要每64ms刷新一次，每次读操作之后也要刷新一次。这样就增加了存取操作的周期，当然潜伏期也就越长。
SRAM，静态（Static）RAM不存在刷新的问题，一个SRAM基本单元包括4个晶体管和2个电阻。它不是通过利用电容充放电的特性来存储数据，而是利用设置晶体管的状态来决定逻辑状态——同CPU中的逻辑状态一样。读取操作对于SRAM不是破坏性的，所以SRAM不存在刷新的问题。
SRAM不但可以运行在比DRAM高的时钟频率上，而且潜伏期比DRAM短的多。SRAM仅仅需要2到3个时钟周期就能从CPU缓存调入需要的数据，而DRAM却需要3到9个时钟周期（这里我们忽略了信号在CPU、芯片组和内存控制电路之间传输的时间）。前面也提到了，SRAM需要的晶体管的数目是DRAM的4倍，也就是说成本比DRAM高至少是4倍，在目前的售价SRAM每M价格大约是DRAM的8倍，是RAMBUS内存的2到3倍。不过它的极短的潜伏期和高速的时钟频率却的确可以带来更高的带宽。
内存扩展
网友评论