为什么明知道会失败，我还要去表白 - 草稿2018-02-14 02:00
浏览全文阅读(25)好评(0)
测周法实现位同步时钟的提取2017-07-17 15:48
浏览全文阅读(146)好评(0)
Altera——FIR IP核使用详情2017-07-17 15:32
浏览全文阅读(485)好评(1)
Altera——NCO IP核详解2017-06-02 20:33
浏览全文阅读(673)好评(1)
【已解决】使用Quartus生成IP核时卡在top—level2017-06-02 19:35
浏览全文阅读(313)好评(0)
用VHDL编写简单的按键消抖程序2017-05-13 19:00
浏览全文阅读(2967)好评(2)
用VHDL编写任意占空比方波信号输出2017-05-13 18:48
浏览全文阅读(533)好评(2)
我心目中的科学家——邓稼先2017-04-25 22:20
浏览全文阅读(273)好评(2)
基于FPGA的简易数字信号分析仪（眼图）的设计2017-04-25 21:56
浏览全文阅读(157)好评(3)
基于FPGA的等精度数字频率计设计2017-04-25 21:24
浏览全文阅读(100)好评(0)