课程评价：
课程知识点很丰富，王老师讲解的部分对基础知识把握很好，梁老师讲的部分有一定难度，但考试考的比较简单，认真把复习PPT多看几遍，把作业看看，每个知识点都弄明白，题做起来就很简单。希望学弟学妹能认真掌握其中的知识，尤其是做数字电路设计相关方向的，考试不应该是你的最终目标。
微博：南野文少
我想涨几个粉，希望学弟学妹可以一起交流、相互学习
一、概念题（每个5分）
1、组合逻辑和时序逻辑区别，并给出一种典型应用
2、超前进位加法器的优缺点
3、什么是异步电路？异步信号的处理方法有哪些
4、给了一个16位二进制数，写出它的BOOTH编码，并计算编码前后的加法开销
5、状态机的典型分类以及特点
6、流水线的特点以及频率、加速比、效率
7、功耗的组成以及降低功耗的途径
8、简述CORDIC算法在圆坐标下旋转的模式以及所能计算的函数
二、设计题（每个10分）
1、DMA，全称Direct Memory Access，即直接存储器访问，DMA常用于数据在存储器中的快速交换。dma_busy等于1时配置功能无效
给了部分rtl代码，这里边的信号可根据自己的需要进行删减，地址信号有位数，我回忆不起来具体的位数了
Module(
Input [1:0]dma_op,
input rst,clk, cfg_en,
input [13:0]dma_addr,//传输起始地址
input[2:0]step_len,
input [7:0]tran_len,
output [13:0]dma_ger_addr,//传输完成地址
output dma_busy,
)
（1）画出状态转移图；（2）写出rtl代码；
思路：很简单的状态机，注意本题不是传输数据，是传输地址，故没有数据信号。
2、矩阵与向量相乘，N维向量与MxN矩阵相乘，
（1）写出计算公式
（2）画出n位PE处理单元的结构图，并计算时间和效率
思路:PPT
三、分析题（每个10分）
1、类似于2019年的题，求最高时钟频率和时钟BUF延时的要求
关于setup time 和hold time是这门课每年高频考点，同时各大企业设计岗的面试题都会有关于建立时间和保持时间的面试题，希望学弟学妹不要满足于课堂PPT，能够通过CSDN或其他资源多深入理解和学习。图以及数据为自己回忆，掌握方法即可，深入了解可参照这篇文章建立时间和保持时间解析
图中各部件的延时如下：乘法器0.5ns,加法器0.3ns,与非门0.2ns,D触发器的Tsetup=0.4ns,Tctq=0.2ns,MEM的Tsetup=0.7ns,Tctq=0.3ns
(1)在时钟理想情况下（即Tclk_buf=0ns）求电路最高工作频率
(2）若时钟不理想，clk_buf的延时需要满足什么要求
参考公式：Tpath+Tctq+Tsetup<Tclk+Tskew-Tjitter
Tpath+Tctq>Thold+Tskew
注意：时钟jitter和时钟skew的区别，注意和2019年那道题的区别。
2、一个N抽头的FIR滤波器在Z域下可表示如下：
给出一种2并行快速低复杂度FIR滤波器结构图
思路：PPT
3、用Cook-Toom算法构造一个2X2的卷积算法，假设B=0,1,-1,给出s(0),s(1)和s(2)的表达式（小写s）
思路：VLSI那本书例题
4、一阶IIR滤波器的传输函数
,
（1）推导出等价的3级流水线结构且稳定的滤波器传输函数；
（2）画出滤波器的结构图。
思路：VLSI那本书例题
网友评论